Cтраница 1
Способы адресации, применяемые в процессоре Н8000. [1] |
Команды процессора Н8000 состоят из одного или двух слов. Так как для различных команд требуются неодинаковое число и разные типы операндов, то процессор Н8000, как и большинство реальных процессоров, имеет несколько форматов команд. В первом слове каждой команды процессора Н8000 содержатся код операции, а также другая информация, такая, как номер регистра и способ адресации. Второе слово, если оно имеется, включает непосредственный операнд или адрес памяти. [2]
Команды процессора Н8000 сведены в табл. 5.3; здесь операнд ор. Не все способы адресации могут быть использованы для реализации каждой команды. Например, непосредственную адресацию нельзя применять с командой ST ( B), поскольку последняя служит для включения содержимого регистра в последовательность команд. [3]
Команды процессора группируются по общим признакам в 11 блоков. На дисплей выводятся номер и тип ошибки, по которым можно определить, в какой группе команд произошел сбой. [4]
Сжатый листинг программы. [5] |
Большинство команд процессора Н6809 имеет длину более 1 байт. [6]
Структурная схема быстродействующего процессора, реализованного на. [7] |
Система команд процессора выбирается разработчиком применительно к устройству, в котором процессор будет использован. Для выполнения арифметико-логических операций в процессоре применена микросхема К1800ВТЗ, имеющая блок регистров. Две микросхемы К1800ВТЗ управляют также 16-разрядными шинами ввода и вывода данных. Одна микросхема К1800ВУ1 осуществляет микропрограммное управление и адресацию. Программа процессора хранится в микропрограммной памяти. [8]
Система команд процессора включает в себя 133 команды, поддерживающие 24 метода адресации операндов. Такое большое число команд может рассматриваться как достоинство ( можно гибко выбирать команду, оптимально подходящую для каждого конкретного случая), но оно же заметно усложняет структуру процессора. [9]
Состав команд процессоров одинаков. [10]
Форматы команд процессора Pentium II очень сложны и нерегулярны. Они содержат до шести полей разной длины, пять из которых факультативны. Общая модель показана на рис. 5.9. Эта ситуация сложилась из-за того, что архитектура развивалась на протяжении нескольких поколений и ранее в нее были включены не очень удачно выбранные характеристики. Из-за требования обратной совместимости позднее их нельзя было изменить. Например, если один из операндов команды находится в памяти, то другой может и не находиться в памяти. Следовательно, существуют команды сложения двух регистров, команды прибавления регистра к слову из памяти и команды прибавления слова из памяти к регистру, но не существует команд для прибавления одного слова памяти к другому слову памяти. [11]
Архитектура команд процессора UltraSPARC II состоит из 32-битных команд, выровненных в памяти. Каждая из них определяет только одно действие. Типичная команда указывает два регистра, из которых поступают входные операнды, и один выходной регистр. Вместо одного из регистров команда может использовать константу со знаком. При выполнении команды LOAD два регистра ( или один регистр и 13-битная константа) складываются вместе для определения адреса памяти, который нужно считать. Данные оттуда записываются в другой указанный регистр. [12]
Набор команд процессора СМ-2420 включает базовый набор команд СМ-4, наборы команд арифметики с плавающей и фиксированной запятой, а также набор команд, ориентированный на символьную обработку. В отличие от СМ-4П процессор СМ-2420 вместо четырех команд одинарной точности имеет сорок шесть команд для обработки чисел с плавающей запятой одинарной и двойной точности и дополнительную команду диагностирования, которые выполняет процессор с плавающей запятой. [13]
Структура обрабатываемых слов и команд процессоров СМ-Ш и СМ-4П. [14] |
Формат команд процессоров СМ-ЗП и СМ-4П кроме кода операций включает адресное поле ( адресную часть), определяющую адресацию одного или двух операндов. [15]