Cтраница 4
На рис. 8.4 показано несколько топологий. Модули памяти и процессоры ( они на рисунке не показаны) подсоединяются к коммутаторам через интерфейсы. На рис. 8.4, а изображена нульмерная конфигурация звезда, где процессоры и модули памяти прикрепляются к внешним узлам, а переключение совершает центральный узел. Такая схема очень проста, но в большой системе центральный коммутатор будет главным критическим параметром, который ограничивает производительность системы. И с точки зрения отказоустойчивости это очень неудачная разработка, поскольку одна ошибка в центральном коммутаторе может разрушить всю систему. [46]
УЦК состоит из шести триггерных ячеек с раздельной подачей импульсов на сетки. Одна из сеток каждой триггерной ячейки приключена к общей шине О ЦК и при возникновении на этой шине управляющего импульса ( от УК) все триггерные ячейки занимают положение кода О. Другие сетки пяти триггерных ячеек присоединены каждая к своей шине. На эти шины включены выходы разрешающих устройств совпадения через разделительные устройства. К каждой шине подходят по четыре разрешающих устройства от соответствующих ячеек первого, второго и третьего адресов БЗК и от УМК. Разрешающие устройства объединены в группы, соответственно адресам на БЗК. При подаче импульса А1ЦК на триггерные ячейки УЦК передается код от первого адреса БЗК. После установки УЦК на О ( импульс в цепи О ЦК) и подачи импульса А2ЦК, на триггерные ячейки УЦК передается код от второго адреса БЗК. После установки УЦК на О и подачи импульса АЗЦК, на триггерные ячейки УЦК передается код от третьего адреса БЗК. Выходы с триггерных ячеек УЦК через катодные повторители подаются на центральный коммутатор и на сигнализацию. [47]