Задержка - сигнал
Cтраница 4
 |
Интегральная схема разностного преобразователя 134ХЛ2 ( а, ее функциональное обозначение ( б и временные диаграммы его работы ( в. [46] |
Требуемое время задержки сигналов, необходимое для формирования выходного импульса, обеспечивается соответствующей очередностью переключения транзисторов, задаваемой разными уровнями напряжения, подаваемыми на их базы. Как видно из временной диаграммы работы схемы, последняя формирует отрицательный импульс из отрицательного перепада напряжения на тактовом входе. Наличие трех входов х, а также входа А значительно расширяет логические возможности РП. [47]
 |
Схема типа ТТЛ с простым инвертором.| Схема типа ТТЛ со сложным инвертором и логическим расширителем. [48] |
Среднее время задержки сигнала лежит в пределах 10 - 30 нс. [49]
Среднее время задержки сигнала в таких элементах составляет единицы наносекунд. Высокое быстродействие элемента объясняется рядом причин. Первая из них - работа транзисторов переключателя тока в активном ( ненасыщенном) режиме, за счет чего исключается явление рассасывания и вызываемые им задержки срабатывания каскадов; вторая - малое выходное сопротивление выходных эмиттерных, повторителей, что обеспечивает быстрый перезаряд паразитных нагрузочных емкостей; третья - малые изменения входного сигнала при переключении. [50]
Среднее время задержки сигнала 4ср является наиболее распространенным параметром, характеризующим быстродействие интегральных логических ( микросхем. Оно определяет среднее время прохождения сигнала через одну микросхему IB устройстве. [51]
 |
Конструкция теплового контакта, реализуемого с помощью односкосно. [52] |
Стремлением уменьшить задержку сигналов в линии связи обусловлено уменьшение размеров ИС и сближение их. Однако при этом появляются затруднения с отводом теплоты. [53]
Схема осуществляет задержку сигналов на один период в течение действия двух синхронизирующих импульсов. [54]
 |
Схема преобразователя кода Грея в натуральный двоичный код.| Временные диаграммы сигналов на входах и выходах преобразователя кода Грея в натуральный двоичный код. [55] |
Она равна двойной задержке сигнала элементами Исключающее ИЛИ. Если после очередного переключения входных сигналов выждать это время, то сигналы на выходах установятся в истинных своих значениях, откуда следует, что переключение входных сигналов можно производить через минимально допустимый период времени ( период разрешения), равный двойной задержке элементов Исключающее ИЛИ. [56]
Напомним, что задержка сигнала обусловлена дальностью до цели, а допплеровское смещение частоты - радиальной скоростью цели. [57]
 |
Структурные схемы одноразрядных БИС ОЗУ ( ПРМ. [58] |
Разбиение ОЗУ снижает задержки сигналов и их искажения в матрицах вследствие уменьшения физической длины управляющих шин и введения усилительно-формирующих цепей управления. [59]
Страницы: 1 2 3 4 5