Процессор

Cтраница 4

Общая структурная схема ЭВМ серии ЕС ЭВМ. [46]

Процессоры имеют гибкую систему прерываний, которая совместно со специальными режимами работы и привилегированными инструкциями, системой защиты памяти и счетчиком времени обеспечивает необходимую связь между аппаратурными средствами и управляющей программой. [47]

Процессоры предназначены для обработки информации и реализации принципа программного управления. [48]

Процессор имеет систему прерываний, позволяющую решать задачи в реальном масштабе времени. [49]

Процессор имеет восемь выходов на сопряжение 2К, что позволяет подключать к минимальной конфигурации вычислительного комплекса до восьми устройств ввода-вывода. [50]

Процессор используется для получения разовых / копий при совместной работе с репродукционной камерой и камерой закрепления. [51]

Процессор моделирует выполнение команды SI О при CAW 00 000000 и CCW 02 000000 60 000018, используя набранный на пульте адрес в качестве адреса канала и У ВВ. Команда с кодом операции 02 - это стандартная команда чтения, которая может быть выполнена всеми устройствами ввода. [52]

Процессор является центральной частью любой модели ЕС ЭВМ. Конфигурация модели, ее логические и вычислительные возможности определяются производительностью и структурой процессора. В состав процессора входят оперативное запоминающее устройство, предназначенное для хранения программы и всей поступающей на обработку информации, арифметическо-логиче-ский блок, предназначенный для обработки и передачи информации, мультиплексный и селекторный каналы, обеспечивающие подсоединение к процессору внешних устройств. [53]

Обобщенная схема ЭВМ единой системы. [54]

Процессор является главной частью ЭВМ. В нем сосредоточены средства выполнения арифметических и логических операций, средства управления выполнением заданной последовательности команд, средства обращения к оперативной памяти и организации начала обмена информацией между оперативной памятью и внешними устройствами. Координация работы устройств, блоков и узлов машины осуществляется с помощью синхронизирующих и управляющих сигналов, вырабатываемых в процессоре. Синхронизирующие сигналы обеспечивают совмещение срабатывания элементов ЭВМ во времени, а управляющие сигналы задают необходимую последовательность срабатывания этих элементов. [55]

Процессор вместе с мультиплексным и двумя селекторными каналами содержит 8000 модулей интегральных схем. Максимальная скорость обмена в каждом из селекторных каналов равна 200 кбайт / с. Произведителышсть мультиплексного канала характеризуется такими данными: скорость обмена в мультиплексном режиме 10 - 16 кбайт / с ( число подканалов равно от 48 до 112 в зависимости от емкости ООП), в монопольном режиме скорость обмена в одном подканале составляет 100 кбайт / с. Конструктивно процессор с каналами размещается в двух типовых стойках. [56]

Процессор связан с рассматриваемым блоком посредством линий передачи управляющих сигналов ( УС), шин передачи информации в виде двойных слов и линий передачи 24-разрядного адреса. Каналы имеют аналогичные связи с блоком управления памятью, но, если УС между каждым каналом и БУП передаются по отдельным, так называемым радиальным линиям, то адреса и информационные слова передаются по адресным и информационным шинам ( АШ и ИШ соответственно), общим для всех каналов. [57]

Структура основной оперативной памяти системы. [58]

Процессоры также имеют позиционные приоритеты, поэтому при исполнении программ ( задач) с одинаковым приори-тером предпочтение отдается процессору с наивысшим позиционным приоритетом. В процессе работы может появиться необходимость введения рабочего приоритета исполняемой программы. В этом случае запросы из устройств меньшего позиционного приоритета могут претендовать на более срочное исполнение, чем запросы устройств боЛее высокого позиционного приоритета. [59]

Страницы: 1 2 3 4