Контроллер - прерывание
Cтраница 2
 |
Генерация адреса вектора прерывания для восьмибайтного варианта. [16] |
После инициализации контроллер прерываний Intel 8259 функционирует следующим образом. Когда включается линия запроса на прерывание, устройство включает сигнал INT, посылаемый центральному процессору. После того как центральный процессор откликнется на это включением сигнала INTA /, контролллер прерываний помещает команду вызова в шину адрес-данных. Центральный процессор выключает сигнал ШТА / и выполняет команду. Так как для выполнения команды вызова требуется двухбайтная прямая адресация, сигнал ШТА / включается центральным процессором еще два раза. Каждый раз при включении сигнала ШТА / контроллер прерываний помещает байт адреса вектора прерываний, сформированный в соответствии с рис. 8.23, в шину адрес-данных, завершая этим последовательность операций. [17]
Ответ из контроллера прерываний очищает запрос прерывания. Прерывание по холостой линии не может возникнуть, пока не принят последний бит данных. Бит IDLE всегда показывает реальный статуса линии приема. [18]
Принцип работы контроллера прерываний состоит в следующем. На его асинхронные входы запросов прерывания ЗПР в произвольные моменты времени поступают сигналы запросов прерывания от внешних устройств. [19]
 |
Контроллер прерываний Intel 8259. [20] |
Усовершенствованная версия контроллера прерываний Intel 8259A может подключаться и к микрокомпьютеру Intel 8085, и к Intel 8086, В этом разделе мы обсудим, как контроллер прерываний Intel 8259 обеспечивает возможность расширенных прерываний для центрального процессора Intel 8085, а также рассмотрим, как он может быть запрограммирован во время инициализации системы, обеспечивая требуемую стратегию прерываний. [21]
Микросхемы представляют собой контроллер прерываний. [22]
 |
Схема распределенного контроллера прерываний. [23] |
При распределенной схеме контроллера прерываний, которая изображена на рис. 7.13, в каждом контроллере ПУ присутствует узел управления прерываниями УППУ. Запрос прерывания ЗП из контроллера поступает в его узел управления прерываниями, который передает его на шину требования прерывания ТПР единого интерфейса. Шина ТПР подключена к входу запроса прерывания процессора. [24]
Отметим, что если контроллер прерываний не централизован в отдельном устройстве, то каждый контроллер ПУ должен содержать схему управления прерываниями. [25]
Все операции начальной настройки контроллеров прерываний выполняет BIOS, и пользователю нужно прибегать к программированию этих контроллеров только при необходимости смены режимов обслуживания прерываний или при написании собственной программы обработки аппаратных прерываний. [26]
Как и в случае контроллера прерываний, возможны две схемы приоритетов каналов ПДП, выбираемые программно, - фиксированный и циклический. Исходная схема - фиксированные приоритеты, причем нулевой канал имеет максимальный приоритет, а седьмой - минимальный. Во время обслуживания любого запроса ПДП остальные запросы не могут вмешаться, но после завершения обслуживания данного запроса будет обслуживаться запрос с наибольшим приоритетом. [27]
 |
Организация связи через АМС СМ с помощью окна. [28] |
Установка режима работы такого контроллера прерываний может выполняться командой OUT с указанием соответствующего порта. [29]
Обычно сигнал INTR формируется контроллером прерываний, который принимает сигналы запроса прерывания от многих источников. При установке в регистре признаков IF - 0 прерывания под действием сигнала INTR предотвращаются. [30]
Страницы: 1 2 3 4 5