Cтраница 2
На компьютерах с RISC-процессорами разделы не помечаются активными. Они указываются с помощью программы настройки оборудования, предоставляемой изготовителем. [16]
Если на компьютере с RISC-процессором выполнена команда администратора дисков Secure System Partition ( Защита системного раздела), только участники группы Administrators ( Администраторы) этого компьютера могут получить доступ к системному разделу. [17]
Вычислительное ядро прибора реализовано на RISC-процессоре. Диана-С имеет большой объем оперативной памяти для хранения текущего замера. Для примера, при регистрации сигналов в стандартном диапазоне частот до 1000 Гц длительность непрерывной регистрации может составить до 100 секунд. Объема внутренней энергонезависимой памяти прибора достаточно для хранения нескольких тысяч сигналов или спектров. [18]
С программной точки зрения PIC-контроллер представляет собой 8-разрядный RISC-процессор с гарвардской архитектурой. Поддерживаются непосредственный, косвенный и относительный методы адресации, можно эффективно управлять отдельными битами в пределах всего регистрового файла. Его максимальная глубина составляет два или восемь уровней в зависимости от типа контроллера. Почти во всех микросхемах PIC есть система прерываний, источниками которых могут быть таймер и внешние сигналы. Система команд практически симметрична и, как следствие, легка в освоении. [19]
На первый взгляд, МК с RISC-процессором должны иметь более высокую производительность по сравнению с CISC МК при одной и той же тактовой частоте внутренней магистрали. Однако на практике вопрос о производительности более сложен и неоднозначен. [20]
Первая, основная, часть ( host) - RISC-процессор, но несколько расширенный так, что при подключении второй части, которая является практически исключительно ПЗУ микропрограммного управления, этот процессор превращается в CISC. Таким образом, выполнение четырех-пяти десятков команд, присущих обычно RISC-процессорам, возлагается на логику host - процессора, а любые команды, не принадлежащие к их числу, преобразуются в адрес соответствующей микропрограммы. В отсутствие ПЗУ MISC-процессор работает, как чистый RISC. Все команды исполняются им за один такт. RISC, по-прежнему выполняются не более чем за один такт. [21]
Основные преимущества выбора такого направления заключаются в том, что RISC-процессор при таком же быстродействии имеет значительно меньшую степень интеграции и работает на меньшей тактовой частоте, чем CISC-процессор. [22]
Для аварийного восстановления системы Window s NT на компьютере с RISC-процессором следует выполнить следующие действия. [23]
В следующей таблице перечислены файлы, необходимые для начальной загрузки компьютеров с RISC-процессорами. [24]
Для микросхем семейства АРЕХ20К / КЕ разработано soft - ядро процессора Nios - RISC-процессора с изменяемой архитектурой, конфигурируемым файлом регистров, 16-разрядными командами и шиной данных на 16 или 32 разряда по выбору проектировщика. Производительность процессора может достигать 50 MIPS. Микросхемы семейства АРЕХ20КЕ имеют настолько высокий уровень интеграции, что процессор Nios занимает небольшую долю их логической емкости. Например, для микросхемы ЕР20К200Е ядро процессора Nios занимает 12 % логических ресурсов кристалла. При стоимости кристалла около 80 долларов ( в единичных поставках) на ядро процессора приходится приблизительно 10 долларов, а при массовых поставках стоимость снижается приблизительно в два раза. Изменяемая архитектура ядра Nios, как и других разработанных soft - ядер, придает SOPC высокую степень гибкости. Однако быстродействие soft - ядер не достигает максимальных значений и в сравнении с быстродействием аппаратных ядер остается умеренным. [25]
Простота уровня микрокоманд БИС серий К145ИК5 и К145ИК13 отличается от простоты набора команд RISC-процессора и его аппаратурной реализации, но принцип однотактности команд, предполагающий возможность построения синхропоследо-вательностей, необходимых для реализации сложных команд системным программистом или пользователем, расширяет диапазон выбора системы макрокоманд. Это соответствует и аргументации сторонников RISC-архитектуры: благодаря поддержке компиляторами языков высокого уровня RISC-процессор не уступает по эффективности новейшим процессорам с традиционной архитектурой. [26]
Микроконтроллеры семейства PIC16CXXX, выполненные по технологии HCMOS представляют собой 8-разрядные микроконтроллеры на основе RISC-процессора, выполненные по гарвардской архитектуре. Память данных Р1С - контроллеров организована в виде регистрового файла объемом 32 - 128 байт, в котором от 7 до 16 регистров отведено для управления системой и обмена данными с внешними устройствами. [27]
Поскольку для разделов FAT не поддерживаются средства обеспечения безопасности локальных ресурсов, системные разделы компьютеров с RISC-процессорами остаются уязвимыми, если не предпринять меры по их защите с помощью администратора дисков ( Disk Administrator) или служебных программ независимых поставщиков. [28]
Для работы сетевого варианта системы необходима локальная вычислительная сеть с сервером на базе процессора Intel 486 или RISC-процессора. [29]
Как отмечалось в [1], уникальная особенность QUICC состоит в том, что обмен данными через контроллеры SCC обслуживается отдельным встроенным RISC-процессором и не требует вмешательства процессорного ядра QUICC. Программируемое ядро управляет каналами передачи данных сугубо в сетевых категориях на уровне пакетных буферов через цепочки их описателей. Существенно, что каналы IDMA функционируют в QUICC на тех же принципах. Вследствие этого в предлагаемой схеме FIFO Загрузки и Выгрузки в совокупности с каналами IDMA1 и IDMA2 могут рассматриваться как пятый внешний дуплексный канал карты для загрузки и выгрузки пакетов, который абсолютно идентичен с точки зрения функционирования и программирования каналам SCC и отличается от них только более высокой скоростью передачи данных. [30]