Запрос - процессор
Cтраница 2
В двухпроцессорной вычислительной системе на базе модели ЕС-1050 принята такая организация общей оперативной памяти, в которой используются двухвходовые блоки ОЗУ. Каждый вход обслуживает один из двух процессоров. Конфликты между запросами процессоров на обращение к ОЗУ разрешаются в самих устройствах оперативной памяти. [16]
Команды и их операнды обычно являются непрерывными полями или последовательностями полей переменной длины в виртуальном пространстве памяти. Аппаратурные блоки оперативной памяти выдают и принимают данные порциями фиксированной длины. Поэтому для реализации запроса процессора на чтение или запись данных, занимающих некоторое поле в виртуальной памяти, эти данные разбиваются на порции в соответствии с требованиями, определяемыми конструкцией и принципами функционирования аппаратурных блоков оперативной памяти. [17]
Важным для организации совместной параллельной работы процессора и ПУ является также механизм приостановок - процесс, позволяющий КВВ передавать или получать информацию из ОЗУ без длительной операции обработки прерываний. Предположим, что КВВ установил связь между ПУ и ОЗУ и одновременно в процессоре возникла необходимость обращения к ОЗУ. Поскольку ОЗУ занято, запрос процессора в данный момент удовлетворен быть не может. Работа в процессоре приостанавливается на время, необходимое для освобождения ОЗУ. Задержки, вызванные приостановками, снижают эффективную производительность процессора, однако это снижение значительно меньше, чем при прерываниях. [18]
 |
Общая структура блока управления памятью. [19] |
В указанном порядке этим блокам присвоены приоритеты; блок контроля и диагностики имеет высший приоритет, а блок выборки команд, представляющий в ЦУУ первый уровень обработки кодов инструкций процессора, - низший приоритет. Запросы на обслуживание оперативной памятью этих блоков обрабатываются в схеме анализа запросов процессора, включающей в свой состав регистры, группы логических элементов и узел приоритетов запросов. Схема анализа всегда выделяет старший по приоритету запрос процессора. [20]
В устройстве ЕС-3263 периодически осуществляется регенерация как при считывании, так и при записи. При отсутствии запроса процессора регенерация осуществляется по сигналу внутреннего запроса ОЗУ на регенерацию ЗПР РЕГ, который вырабатывается в блоке управления. При наличии запроса процессора, имеющего более высокий приоритет, чем запрос регенерации, формирование сигнала ЗПР РЕГ блокируется В этом случае цикл регенерации осуществляется после обслуживания запроса процессора. [21]
Как работают все эти схемы. Во всех случаях, когда центральный процессор хочет прочитать слово данных либо из памяти, либо из порта ввода-вывода, он выставляет нужный адрес на адресную шину, после чего выставляет сигнал READ на управляющую шину. Вторая сигнальная линия позволяет отличить обращение к памяти от обращения к порту. В зависимости от состояния этой линии шины управления на запрос процессора реагирует устройство ( контроллер) ввода-вывода или память. Если пространство адресов общее ( как на рис. 5.1, 6), то каждый модуль памяти и каждое устройство ввода-вывода сравнивает выставленный на шину адрес с обслуживаемым им диапазоном адресов. Если выставленный на шину адрес попадает в этот диапазон, то соответствующе устройство реагирует на запрос процессора. Поскольку выделенные внешним устройствам адреса удаляются из памяти, память не реагирует на них и конфликта адресов не происходит. [22]
Как работают все эти схемы. Во всех случаях, когда центральный процессор хочет прочитать слово данных либо из памяти, либо из порта ввода-вывода, он выставляет нужный адрес на адресную шину, после чего выставляет сигнал READ на управляющую шину. Вторая сигнальная линия позволяет отличить обращение к памяти от обращения к порту. В зависимости от состояния этой линии шины управления на запрос процессора реагирует устройство ( контроллер) ввода-вывода или память. Если пространство адресов общее ( как на рис. 5.1, б), то каждый модуль памяти и каждое устройство ввода-вывода сравнивает выставленный на шину адрес с обслуживаемым им диапазоном адресов. Если выставленный на шину адрес попадает в этот диапазон, то соответствующе устройство реагирует на запрос процессора. Поскольку выделенные внешним устройствам адреса удаляются из памяти, память не реагирует на них и конфликта адресов не происходит. [23]
Вот как работает один из вариантов системы - Тракаакэн: процессор держит в памяти список ( всех сотрудников, обслуживаемых данной системой, и присвоенные им личные номера индивидуальных датчиков, оформленных в виде авторучек. Через определенные интервалы времени процессор досылает кодированное сообщение по внутренней или городской телефонной сети на все ультразвуковые приемо-передатчики ( датчики), установленные по всему зданию или зданиям. Эти датчики обычно вмонтированы в телефонные аппараты. В комнате или другом охватываемом нумерацией дайной системы помещении здания на запрос процессора ответит индивидуальный датчик-авторучка, номер которого соответствует оду этого сообщения. Ответный сигнал индивидуального да-чика передается его собственным кодом на приемный датчик в телефонном аппарате, находящемся в данной комнате или помещении. Указанный приемник далее посылает кодированное сообщение на процессор, который и определяет зону, где находится владелец ответившего индивидуального датчика. Путем периодического опроса по списку IB конечном итоге составляется полный справочник по личному составу, который благодаря постоянному повторению процесса опроса непрерывно обновляется, отражая текущее состояние обстановки. [24]
Как работают все эти схемы. Во всех случаях, когда центральный процессор хочет прочитать слово данных либо из памяти, либо из порта ввода-вывода, он выставляет нужный адрес на адресную шину, после чего выставляет сигнал READ на управляющую шину. Вторая сигнальная линия позволяет отличить обращение к памяти от обращения к порту. В зависимости от состояния этой линии шины управления на запрос процессора реагирует устройство ( контроллер) ввода-вывода или память. Если пространство адресов общее ( как на рис. 5.1, 6), то каждый модуль памяти и каждое устройство ввода-вывода сравнивает выставленный на шину адрес с обслуживаемым им диапазоном адресов. Если выставленный на шину адрес попадает в этот диапазон, то соответствующе устройство реагирует на запрос процессора. Поскольку выделенные внешним устройствам адреса удаляются из памяти, память не реагирует на них и конфликта адресов не происходит. [25]
Как работают все эти схемы. Во всех случаях, когда центральный процессор хочет прочитать слово данных либо из памяти, либо из порта ввода-вывода, он выставляет нужный адрес на адресную шину, после чего выставляет сигнал READ на управляющую шину. Вторая сигнальная линия позволяет отличить обращение к памяти от обращения к порту. В зависимости от состояния этой линии шины управления на запрос процессора реагирует устройство ( контроллер) ввода-вывода или память. Если пространство адресов общее ( как на рис. 5.1, б), то каждый модуль памяти и каждое устройство ввода-вывода сравнивает выставленный на шину адрес с обслуживаемым им диапазоном адресов. Если выставленный на шину адрес попадает в этот диапазон, то соответствующе устройство реагирует на запрос процессора. Поскольку выделенные внешним устройствам адреса удаляются из памяти, память не реагирует на них и конфликта адресов не происходит. [26]
Страницы: 1 2