Захват - магистраль
Cтраница 1
Захват магистрали сторонним задатчиком, в принципе, предусмотренная стандартом, используется на практике довольно редко, так как требует от устройства, захватившего магистраль, полного управления ею, включая и поддержку периодической регенерации памяти. [1]
Набор сигналов системного интерфейса Multibus позволяет использовать 8 - и 16-разрядные микропроцессоры, расширенные конфигурации систем, интерфейсные объекты которых имеют одинаковые адреса, параллельное и последовательное управление захватом магистрали, внеинтерфейсные и интерфейсные прерывания. [2]
Набор сигналов системного интерфейса Multibus позволяет использовать 8 - и 16-разрядные микропроцессоры, расширенные конфигурации споем, интерфейсные оГгьекты которых имеют одинаковые адреса, параллельное и последоватедыюе управление захватом магистрали, внеинтерфейеные и интерфейсные прерывания. [3]
 |
Основные характеристики СМ-1М.| Сигналы интерфейса ИУС. [4] |
Арбитр необходим при наличии более двух задатчиков. Возможен режим захвата магистрали без запроса к арбитру. [5]
 |
Технические данные измерительных ММС. [6] |
При децентрализованном управлении возможно управление магистралью любым устройством ММС, имеющим текущие функции контроллера. Для организации децентрализованного управления ММС необходимо наличие в системе специального устройства - арбитра шины, который регулирует процессы захвата магистрали одним из модулей и ее освобождение для другого. Такой вид управления характерен для мультипроцессорных ММС. В табл. 8.6 приведены основные технические данные современных измерительных ММС. [7]
Микросхемы представляют собой многрорежимный буферный регистр и предназначены для подключения различных внешних устройств микропроцессорного вычислительного устройства с помощью единой магистрали данных. Осуществляет прием, хранение и выдачу машинного слова данных с разрядностью 8 бит и индикацию сигнала запроса внешнего устройства на захват магистрали данных. [8]
Микросхема представляет собой многорежимный буферный регистр и предназначена для подключения различных внешних устройств микропроцессорного вычислительного устройства с помощью единой магистрали данных. Осуществляет прием, хранение и выдачу машинного слова данных с разрядностью 8 бит и индикацию сигнала запроса внешнего устройства на захват магистрали данных. ИС состоит из 8 информационных D-триггеров, 8 выходных буферных устройств с тремя устойчивыми состояниями, отдельного D-триггера для формирования запросов на прерывание и гибкой схемы управления режимами работы регистра. [9]
Первый INTA-цикл информирует интерфейс МС о начале процедуры. В течение этого цикла никаких данных МП не принимает. В максимальном режиме с такта Т2 первого цикла до такта Т2 второго генерируется сигнал LOCK, препятствующий захвату магистрали между INTA-циклами. В минимальном режиме сигнал М / Ю 0, что свидетельствует об обмене с портом ВВ. Состояние входа HOLD до конца процедуры игнорируется. [10]
В каждый момент времени на магистрали допускается только один активный модуль, в распоряжение которого отдаются все ресурсы магистрали. В простейших системах роль активного модуля всегда выполняет ЦП, который и организует управление магистралью. В более сложных системах со многими активными модулями ( параллельно работающими другими ЦП, арифметическими или периферийными сопроцессорами, контроллерами ПДП) магистраль распределяется между ними в соответствии с последовательностью запросов на захват магистрали и приоритетными соглашениями. Эта задача возлагается на арбитра системной магистрали. В системах средней сложности функции арбитра выполняет МП. [11]
Магистраль ISA относится к немультиплексированным ( то есть имеющим раздельные шины адреса и данных) 16-разрядным системным магистралям среднего быстродействия. Обмен осуществляется 8-ми или 16-ти разрядными данными. Магистраль поддерживает регенерацию динамической памяти, радиальные прерывания и прямой доступ к памяти. Допускается также захват магистрали. [12]
Системная шина PC / AT - расширенная, но совместимая с предыдущей шиной PC. Имеет дополнительный разъем для добавочных 8 разрядов данных, 4 разрядов адресов и 5 линий IRQ. Часто эта магистраль называется Industry Standard Architecture ( ISA) - стандартная промышленная архитектура. Характерное отличие ISA от предыдущей магистрали состоит в том, что ее тактовый сигнал не совпадает с тактовым сигналом процессора. На магистрали ISA реализован раздельный доступ к памяти процессорной системы и к устройствам ввода / вывода. Магистраль поддерживает радиальные прерывания и ПДП. Допускается захват магистрали устройством ввода / вывода. Конструктивное исполнение магистрали - разъемы, установленные на материнской плате, все одноименные контакты которых соединены между собой. [13]
Страницы: 1