Следующий адрес - Большая Энциклопедия Нефти и Газа, статья, страница 4
Девушке было восемнадцать лет и тридцать зим. Законы Мерфи (еще...)

Следующий адрес

Cтраница 4


В состав БМУ входят следующие основные узлы: РАМК - регистр адреса микрокоманд; COCA - схема определения следующего адреса микрокоманды; РК - регистр команд; ВБАС - выходной буферный каскад адреса строки; ВБРК - выходной буферный каскад регистра команд; TF - триггер F; ТС - триггер С; TZ - триггер Z; ВБП - выходной буферный каскад признаков; И1, И2, ИЗ - логические элементы И; ВБАК - выходной буферный каскад адреса колонки.  [46]

Регистр микрокоманд хранит микрокоманду и выдает ее на шины MNSO - MNS12 Микрокоманда, Одновременно по коду, хранящемуся в регистре следующего адреса, происходит формирование следующей микрокомады. По отрицательному фронту сигнала на входе F1 Синхронизация выдача текущей микрокоманды прекращается, и если к этому моменту сформирована следующая микрокоманда, то происходит ее запись в РМК с последующей выдачей. В регистр управления поступают признаки, определяющие режим работы УП. При поступлении признака конца команды блок синхронизации на выводе END устанавливает сигнал высокого уровня, указывающий о необходимости подачи новой команды.  [47]

БИС содержит: регистр команд ( РК); регистр состояний ( PC); регистр управления ( РУ); регистр следующего адреса ( РСА); программируемую логическую матрицу ( ПЛМ) с заносимой при производстве информацией, ориентирующей БИС на обработку определенных фиксированных систем команд.  [48]

Проблема, связанная с присвоением одному и тому же адресу двух или более имен, разрешается в блоках 1 и 2 путем, проверки содержимого следующего адреса.  [49]

50 Структурная схема КР588ВУ2. [50]

Программируемая логическая матрица ( ПЛМ) в соответствии с кодом поступившей команды формирует код очередной микрокоманды, адрес следующей микрокоманды и управляющие коды, которые поступают соответственно на регистр микрокоманд, регистр следующего адреса и регистр управления.  [51]

В состав микросхемы входят: регистр адреса RGO, регистр повторения RG1, регистр команд RG2, регистр состояния RG3, стек регистров RGS, содержащий четыре регистра ( RG4 - RG7), мультиплексор блока следующего адреса, блок следующего адреса, блок контроля состояния, блок приращения и переноса и блок управления выдачей адреса. Все регистры ( за исключением регистра адреса) имеют на входе мультиплексоры, позволяющие принимать информацию из различных шин и блоков. Регистры ROO - RG1 предназначены для временного хранения данных, адресов и команд, изменяющихся в процессе работы микропроцессора. Все регистры построены на двухступенчатых синхронизируемых положительным фронтом RS-триггерах. При других состояниях сигнала синхронизации SYN ( независимо от состояния на входах триггера) информация на их выходах не меняется.  [52]

Разблокировку после обхода кадра можно проводить двумя способами: либо импульсом окончания записи после обработки последней ячейки растра ( когда одновременно с переключением режима наблюдения на режим счета по четвертому типу разрывается цепь переключения адресной системы на следующий адрес), либо, как и в режиме регистрации, импульсом сброса адресной системы без разрыва ее цепи переключения. В первом случае каждый кадр наблюдения никак не изменяет этих данных, накопленных в спектрометре, во втором же случае происходят определенные изменения. Заключаются они в том, что после опроса последней точки последнего канала растра система переходит в режим счета.  [53]

В состав микросхемы входят: регистр адреса RGO, регистр повторения RG1, регистр команд RG2, регистр состояния RG3, стек регистров RGS, содержащий четыре регистра ( RG4 - RG7), мультиплексор блока следующего адреса, блок следующего адреса, блок контроля состояния, блок приращения и переноса и блок управления выдачей адреса. Все регистры ( за исключением регистра адреса) имеют на входе мультиплексоры, позволяющие принимать информацию из различных шин и блоков. Регистры ROO - RG1 предназначены для временного хранения данных, адресов и команд, изменяющихся в процессе работы микропроцессора. Все регистры построены на двухступенчатых синхронизируемых положительным фронтом RS-триггерах. При других состояниях сигнала синхронизации SYN ( независимо от состояния на входах триггера) информация на их выходах не меняется.  [54]

Триггер RSQ этого блока устанавливается в 1 при повторяющемся и в 0 при неповторяющемся режимах. Блок следующего адреса под воздействием сигнала условного перехода BR, сигнала расширения ЕХ и сигнала С04 управляет выполнением операции повторения или условного перехода.  [55]

56 Схема обработки ступенчатого. [56]

Код БЦК-5 имеет 10 адресов. Рекомендуется использовать следующие адреса: Е - перемещение по оси X; Д - перемещение по оси Y; Т - перемещение по оси Z; / С-резерв; П - подача; Щ - скорость шпинделя; С - смена инструмента; В - вспомогательные команды; Я - адрес; Н - конец кадра.  [57]

58 Микрокоманда с битом JAMZ, равным 1, указывает на две потенциальные последующие микрокоманды. [58]

Отметим, что если все биты JAM равны 0, то адрес следующей команды - просто 9-битный номер в поле NEXT ADDRESS. Следовательно, следующий адрес микрокоманды зависит от значения бита Z, сохраненного при предыдущей операции АЛУ.  [59]

Блок управления выбором команды в зависимости от кода команды, подаваемого на входы NSO - NS3, формирует управляющие сигналы, обеспечивающие ее выполнение. Блок формирования следующего адреса в зависимости от выполняемой команды определяет источник информации для следующего адреса, например шины NA, IB, ФВ, регистр команд, стек, регистр повторения, и направляет его в регистр адреса.  [60]



Страницы:      1    2    3    4