Контроллер - шина
Cтраница 4
Схема подключения карты к системной шине включает Контроллер шины, реализованный на ПЛИС, и два FIFO: Загрузки и Выгрузки. Контроллер шины программно конфигурируется QUICC, FIFO Загрузки и Выгрузки управляются Контроллером шины и непосредственно взаимодействуют с независимыми каналами прямого доступа QUICC [ Independent DMA ( IDMA) ], IDMA1 и IDMA2 соответственно. [46]
У современных материнских плат мосты соединены новой шиной повышенной производительности, а контроллер шины PCI находится в южном мосте вместе с контроллерами всех прочих устройств. [47]
Процессор не осведомлен о существовании арбитра и выдает команды так, как если бы он имел исключительное право пользования системной шиной. Если процессор не имеет права на использование шины, то арбитр шины предупреждает контроллер шины, приемопередатчики данных и адресные регистры об отсутствии доступа к системной шине. Шина не готова к пользованию, и процессор войдет в состояние ожидания. [48]
Наконец, операционная система должна управлять аппаратурой. В частности, она должна заботиться обо всех низкоуровневых микросхемах, таких как контроллеры прерываний и контроллеры шин. Она также должна обеспечивать каркас для того, чтобы драйверы устройств могли управлять крупными устройствами ввода-вывода, такими как диски, принтеры и дисплей. [49]
Конкретные значения сигналов на управляющих входах БР1 и БР2 обеспечивают постоянную передачу через регистры адресного сигнала. В случае, когда шина адреса должна быть отдана внешним устройством, единичный сигнал ПЗ микропроцессора переводит выход буферных регистров в состояние высокого сопротивления. Аналогичным образом контроллер шин КШ также отключает внутрисистемную шину данных от МП при единичном сигнале на входе выбора микросхемы ВМ. [50]
В режим работы с системной шиной контроллер шины переходит при наличии на входе / 0В напряжения низкого уровня. В этом режиме микропроцессор может получить доступ к управлению шиной посредством контроллера шины после арбитража, проводимого арбитром шины. В случае предоставления доступа микропроцессора к шине контроллер шины формирует командные сигналы по истечении не менее 115 и не более 200 не после поступления сигнала AEN. Этот режим применяется когда устройства ввода / вывода и память работают с несколькими микропроцессорами в многопроцессорной системе. [51]
При наличии 16 кластеров вся память каталога будет немного превышать 36 Мбайт, что составляет около 14 % от 256 Мбайт. Если число процессоров на кластер возрастает, объем памяти каталога не меняется. Большое число процессоров на каждый кластер позволяет погашать стоимость памяти каталога, а также контроллера шины при наличии большого числа процессоров, сокращая стоимость на каждый процессор. Именно поэтому каждый кластер имеет несколько процессоров. [52]
 |
Структурная схема КР1810ВБ89. [53] |
Дешифратор состояний анализирует значения входных сигналов SO - S2, поступающих с МП, и организует внутренние узлы КР1810ВБ89 ( схему приоритетного арбитража, интер-ферйс MULTIBUS и интерфейс местной шины) для выполнения действий по захвату и освобождению системной шины. Устройство управления осуществляет синхронизацию и управление режимами работы арбитра шины по командам МП. Схема приоритетного арбитража проводит арбитраж нескольких МП, запрашивающих управление системной шиной, и предоставляет эту шину тому МП, который имеет наивысший приоритет Интерфейс местной шины формирует сигнал разрешения доступа к системной шине для таких устройств МП, как контроллер шин, адресные защелки, шинные формирователи. [54]
 |
Структурная схема КР1810ВБ89. [55] |
Дешифратор состояний анализирует значения входных сигналов SO - S2, поступающих о МП, и организует внутренние узлы КР1810ВБ89 ( схему приоритетного арбитража, интер-ферйс MULTIBUS и интерфейс местной шины) для выполнения действий по захвату и освобождению системной шины. Устройство управления осуществляет синхронизацию и управление режимами работы арбитра шины по командам МП. Схема приоритетного арбитража проводит арбитраж нескольких МП, запрашивающих управление системной шиной, и предоставляет эту шину тому МП, который имеет наивысший приоритет, Интерфейс местной шины формирует сигнал разрешения доступа к системной шине для таких устройств МП, как контроллер шин, адресные защелки, шинные формирователи. [56]
Для выполнения большого числа функций обычно используется панель с большим числом кнопок; микропроцессорная система позволяет избавиться от этого: 44 сочетания функций, диапазона, режима задаются 17 кнопками. Две кнопки служат для переключения функций остальных. Для создания индивидуальных программ пользователя служит дополнительная клавиатура с заданием тригонометрических, логарифмических, арифметических и чисто программных операторов. Наличие интерфейса для подключения мультиметра к шине IEEE-488 дает возможность управлять им и программировать все его функции от контроллера шины. [57]
Набор управляющих микросхем, устанавливаемый на системной плате IBM PC, который определяет ее архитектуру и существенно влияет на производительность ПЭВМ. Чипсет предназначен для выполнения совокупности операций, связанных с поддержкой работы центрального процессора и обеспечения более эффективного его взаимодействия с устройствами разнородных видов памяти, операционными системами, различными приложениями и интерфейсами. Современные чипсеты выполняются по интегиро-ванной технологии с ограниченным числом микросхем. Наиболее распространенная архитектура построения современных чипсетов построена на использовании двух микросхем, составляющих основу так называемых северного моста и южного моста. Микросхема северного моста обеспечивает работу с наиболее быстродействующими подсистемами ПК. Она содержит контроллер системной шины, контроллер памяти, контроллер графической шины AGP и контроллер шины связи с южным мостом, который обеспечивает работу с более медленными компонентами системы и переферий-ными устройствами. [58]
Набор управляющих микросхем, устанавливаемый на системной плате IBM PC, который определяет ее архитектуру и существенно влияет на производительность ПЭВМ. Чипсет предназначен для выполнения совокупности операций, связанных с поддержкой работы центрального процессора и обеспечения более эффективного его взаимодействия с устройствами разнородных видов памяти, операционными системами, различными приложениями и интерфейсами. Современные чипсеты выполняются по интегиро-ванной технологии с ограниченным числом микросхем. Наиболее распространенная архитектура построения современных чипсетов построена на использовании двух микросхем, составляющих основу так называемых северного моста и южного моста. Микросхема северного моста обеспечивает работу с наиболее быстродействующими подсистемами ПК. Она содержит контроллер системной шины, контроллер памяти, контроллер графической шины AGP и контроллер шины связи с южным мостом, который обеспечивает работу с более медленными компонентами системы и переферий-ными устройствами. [59]
Шина PCI ( Peripheral Component Interconnect bus) - шина для подсоединения периферийных устройств. Стала массово применяться для Pentium-систем, но используется и с 486 процессорами. Частота шины от 20 до 33 МГц, теоретически максимальная скорость 132 / 264 Мбайт / с для 32 / 64 бит. Шина PCI - первая шина в архитектуре IBM PC, которая не привязана к этой архитектуре. Автоконфигурирование устройств ( выбор запросов прерывания, каналов DMA) поддерживается средствами BIOS материнской платы по образу и подобию стандарта Plug & Play. Стандарт PCI определяет для каждого слота конфигурационное пространство размером до 256 восьмибитных регистров, не приписанных ни к пространству памяти, ни к пространству ввода-вывода. Доступ к ним осуществляется по специальным циклам шины Configuration Read и Configuration Write, вырабатываемым контроллером при обращении процессора к регистрам контроллера шины PCI, расположенным в его пространстве ввода-вывода. [60]
Страницы: 1 2 3 4